Monolityczny układ scalony UCA6490N lub UCY7490N zawiera cztery przerzutniki typu Master--Slave połączone w ten sposób, że tworzą dwa liczniki: pierwszy modulo 2, a drugi modulo 5. Łącząc zewnętrznie wyjście pierwszego przerzutnika Q_A z wejściem B uzyskuje się licznik dziesiętny pracujący w kodzie BCD 8 4 2 1. Łącząc natomiast wyjście Q_D z wejściem A i przykładając ciąg impulsów do wejścia B uzyskuje się dzielnik przez 10, na którego wyjściu Q_A wystąpi przebieg w kształcie fali prostokątnej (o wypełnieniu 1/2). Liczniki modulo 2 i modulo 5 mogą być wykorzystane oddzielnie.

Wszystkie przerzutniki mają wspólne wejście ustawienia i zerowania dołączone do wyjść dwóch dwuwejściowych bramek I-NIE. Zerowanie licznika, czyli ustawienie go w stanie $Q_A = Q_B = Q_C = Q_D = 0$ odpowiadającym liczbie dziesiętnej 0 następuje wtedy, gdy na obu wejściach zerowania ($R_{0(1)}$ i $R_{0(2)}$ wystąpi stan wysoki (1) przy jednoczesnym istnieniu stanu niskiego na co najmniej jednym z wejść ustawienia $R_{9(1)}$ lub $R_{9(2)}$. Natomiast ustawienie licznika w stanie $Q_A = Q_D = 1$ i $Q_B = Q_C = 0$ odpowiadającym liczbie dziesiętnej 9 następuje wtedy, gdy stan wysoki (1) wystąpi na obu wejściach ustawienia $R_{9(1)} \ 1 \ R_{9(2)}$ niezależnie od stanu na wejściach zerowania $R_{0(1)}$ i $R_{0(2)}$. W czasie liczenia co najmniej jedno z wejść zerowania $R_{0(1)}$ lub $R_{0(2)}$ i ustawienia $R_{9(1)}$ lub $R_{9(2)}$ musi być utrzymane w stanie niskim (0). Układy UCA6490N i UCY7490N są produkowane w obudowach A49B(CE70).

Ta	bel	la i	fi	m	k	CY.	jı	N,
----	-----	------	----	---	---	-----	----	----

We	jścia u	istawi	enia	Wyjścia				
R ₀₍₁₎	R ₀₍₂₎	R ₉₍₁₎	R ₉₍₂₎	QD	Qc	Q.	QA	
1	1	0	x	0	0	0	0	
1	1	x	0	0	0	0	0	
Х	x	1	1	1	0	0	1	
X	0	x	0	Lic	zenie			
0	х	0	X	Lic	zenie			
0	x	х	0	Liczenie				
Χ.	0	0	x	Lic	zenie			

X = stan dowolny

		BCD	8421			542	21	MODULO 5			
	Stan wyjść					Stan v	vyjść	Stan wyjść			
Liczenie	Q_	Q.	Qc	Q.	Q.	Qc	QD	Q_	Q.	Qc	QD
0 1 2 3 4 5 6 7 8 9	0 1 0 1 0 1 0 1 0	0 0 1 1 0 0 1 1 1 0 0	0 0 0 1 1 1 1 0 0	0 0 0 0 0 0 0 1 1	0 1 0 1 0 1 0 1 0	0 0 1 1 0 0 0 1 1 0	0 0 0 1 0 0 0 0 1	0 0 0 0 1 1 1 1 1 1 1 1	0 1 0 1 0	0 0 1 1 0	0 0 0 1
<u> </u>	Impul żone o Q₄ po	lsy zalic lo wejści łączone	zane pr ia A. W z wejści	zyło- yjście em B	Impulsy wejścia z wejści	zaliczan B. Wyjśc em A.	liczane przyłożone do Wyjście Q_D połączone A. Impulsy zliczane pr żone do wejścia B.			przyło- B.	

Tabela stanów



Wartości dopuszczalne parametrów

Parametry		w	artość		
Nazwa	Symbol	min	max	Jednostki	
Napięcie zasilania	Ucc		7	v	
Napięcie wejściowe	Ur		5,5	v	
Ujemny prąd wejściowy	- 1,		12	mA	
Zakres temperatury przechowywania	late	- 55	125	°C	

•

Zalecane warunki pracy

Parame	V	Vartość	Iednostki				
Nazwa	Symbol	min	nom	max	Jeunostki		
Napięcie zasilania	Ucc	4,75	5,0	5,25	v		
	w stanie niskim	NL		10			
Obciążalność	w stanie wysokim	N _H	20				
	A				2		
Obciążenie wnoszone przez wej-	В			•	4	s.o.l.	
J-162 -	$\begin{array}{c} R_{0(1)}, R_{0(2)}, \\ R_{9(1)}, R_{9(2)}. \end{array}$				1		
Czas trwania impulsów zegarowyc	Czas trwania impulsów zegarowych na wejściach A i B					ns	
Czas trwania impulsów ustawiając $R_{0(1)}, R_{0(2)}, R_{9(1)}, R_{9(2)}$	IWR.	50			ns		
	UCA6490N		- 40		85		
Zakres temperatury otoczenia	UCY7490N	1 amb	0		70	ΞC.	

Parametry dynamiczne przy $U_{cc} = 5 \text{ V}, t_{amb} = 25^{\circ}\text{C}$

Parametry		Wartość		To do not it	Warunki	Układ	
Nazwa	Symbol	min.	max	Jeanostki	pomiaru	rowy	
Maksymalna częstotliwość zegarowa	Imaz	10	*	MHz			
Czas propagacji sygnału do stanu niskiego na wyjściu Q_c od wejścia A	t _{PHL}	PHL 100			$R_L = 400 \ \Omega$ $C_L = 15 \ \mathrm{pF}$	1	
Czas propagacji sygnału do stanu wysokiego na wyjściu Q_c od wejścia A	t _{plH}		100	ns	- •		

Parametry statyczne (Jeżeli nie podano inaczej — w pełnym zakresie temperatury otoczenia)

Parametry			Wartość					Układ
Nazwa		Sym- bol	min	typ	¹⁾ max	Jedno- stki	Warunki pomiaru	pomia- rowy
Napięcie wejśc niskim	UIL		1	0,8	v			
Napięcie wejśc wysokim	iowe w stanie	UIR	2			v		
Ujemne napięcie wejściowe		- U _I			1,5	v	$U_{cc} = 4,75 \text{ V}$ $I_l = -12 \text{ m/}$ $I_{amb} = 25^{\circ}\text{C}$	G
Prąd wejścio-	$R_{0(1)}, R_{0(2)}$ $R_{9(1)}, R_{9(2)}$				-1,6		$U_{cc} = 5.25 \text{ V}$	
wy w stanie niskim dla wejść	A	I _{IL}			-3,2	mA	$U_i = 0.4 \text{ V}$	F
	B			-	-6,4			
	$R_{0(1)}, R_{0(2)}$ $R_{9(1)}, R_{9(2)}$	I _{IR}			40		$U_{cc} = 5.25 \text{ V}$	
Prąd wejścio- wy w stanie	A				80	μΑ	$U_I = 2,4 \text{ V}$	-
wysokim dla wejść	B				160			E
	każdego wejścia				1	mA	$U_{cc} = 5,25 V$ $U_{I} = 5,5 V$	
Napięcie wyjśc niskim	iowe w stanie	Uol		0,	,2 0,4	v	$I_{oL} = 16 \text{ mA}$	-
Prąd wyjściowy w stanie nis- kim		IOL		16		mA	$U_{oL} \leq 0.4 \text{ V}$	
Napięcie wyjściowe w stanie wysokim		UOH	2,4	4 3	,4	v	$I_{OH} = = -800 \mu\text{A}$	B C
Prąd wyjściowy w stanie wy- sokim		IOR			- 800	μA	$U_{OH} \ge 2.4 \text{ V}$ $U_{CC} = 4.75 \text{ V}$	
Zwarciowy prąd wyjściowy ²⁾		los	-18	-3	6 - 57	mA	$U_{cc} = 5,25 \text{ V}$	В, С, D
Prąd zasilania	Icc			32 53	mA	$U_{cc} = 5,25 \text{ V}$	E	

2

Wartości typowe podane są przy $U_{CC} = 5$ V, $t_{emb} = 25^{\circ}$ C Jednocześnie może być zwarte nie więcej niż jedno wyjście

Układy pomiarowe





Układ pomiarowy E. Pomiar I_{IH}

Uwagi: Każde wejście jest badane oddzielnie. Na wejścia przyłożyć: a) U₁ = 2,4 V

Napięcia na pozostałych wejściach ustawić według tabeli napięć wejściowych.

	Wartość U, [V]							
Α	B	R ₀₍₁₎	R ₀₍₂₎	R9(1)	R9(2)	mierzone		
U,	4,5	D	0	C	0	A		
4,5	U,	0	0	٥	0	в		
		u,	0	0	0	R ₀₍₁₎		
		0	U,	0	0	R ₀₍₂₎		
		0	0	U,	0	R ₉₍₁₎		
•		0	0	ō	U,	R9(2)		





Llczniki dziesietne

Uklad scalony UCA6490N lub UCY7490N zawiera cztery przerzutniki MS połączone wewnętrznie w ten sposób, że tworzą dwa liczniki: pierwszy modulo 2 i drugi modulo 5. Wyjście licznika modulo 2 nie jest połączone wewnętrznie z wejściem licznika modulo 5. Cecha ta stwarza możliwość pracy układu w trzech niezależnych rodzajach:

1. Jako licznik dziesiętny pracujący w kodzie BCD 8421.

Schemat połączeń oraz przebiegi ilustrujące działanie układu dla tego rodzaju pracy widać na rys. 3.1.

2. Jako licznik dziesiętny pracujący w kodzie 5 4 2 1. Schemat połaczeń i przebiegi ilustrujące działanie ukladu przedstawiono na rys. 3.2. Impulsy wejściowe przykłada się do wejścia B. Na wyjściu licznika Q. otrzymujemy przebieg o wypełnieniu 1/2 i częstotliwości obniżonej dziesięciokrotnie. Jednocześnie na wyjściu Q_p otrzymuje się przebieg o częstotliwości obnizonej pięciokrotnie w stosunku do przebiegu na wejściu B.

J. Bez dodatkowych połączeń zewnętrznych układ UCA6490N lub UCY7490N można stosować jako dwa oddzielne liczniki, pierwszy modulo 2 z wejściem A i wyjściem Q_A i drugi modulo 5 z wejściem B i wyjściem Q_p . Układ połączeń i przebiegi ilustrujące działanie licznika modulo 5 pokazano na rys. 3.3.

Liczniki modulo S

Rys. 3.4

h

Licznik modulo 6

i wyjściach układu

schemat logiczny,

Liczniki przeznaczone do dzielenia częstotliwości impulsów wejściowych przez określona liczbe całko-





wita S, zwane licznikami modulo S, mogą być realizowane w różny sposób.

Liczniki dziesietne UCA6490N lub UCY7490N można również stosować w dzielnikach o krótszym cyklu niż 10. Skrócenie cyklu uzyskuje się przez dekodowanie stanu s = S licznika i wprowadzenie sygnału z dekodera na wejścia $R_{0(1)}$ i $R_{0(2)}$. W czasie zerowania stan S przechodzi w stan 0, tak że całkowity cykl pracy licznika obejmuje S stanów (s = $= 0, 1, 2, \dots, S-1$).

Jeżeli stan S licznika można wyróżnić przez stany



logiczne 1, występujące na nie więcej niż dwu wyjściach, to jest możliwość wykorzystania bramkowanych wejść zerowania licznika do procesu dekodowania tego stanu. Taki sposób skracania długości cyklu licznika UCA6490N lub UCY7490N zastosowane do realizacji licznika modulo 6 (rys. 3.4). Stan licznika odpowiadający liczbie dziesiętnej 6 jest wyróżniony wystąpieniem 1 logicznej na wyjściach Q_B i Q_c . W układzie tym, po osiągnięciu stanu licznika 6, dla którego $Q_B = 1$ i $Q_c = 1$, spełniony jest warunek $R_{0(1)} \cdot R_{0(2)} = 1$, powodujący wyzerowanie licznika. Po wyzerowaniu cykł zliczania rozpoczyna się od nowa. W rezultacie licznik będzie zerował się samoczynnie po osiągnięciu stanu 0 1 1 0.

W czasie zliczania na niektórych wyjściach (np. na wyjściu Q_{\bullet} układu przedstawionego na rys. 3.4) licznika występują niepożądane impulsy. Aby wyeliminować szkodliwe efekty spowodowane falszywymi impulsami można stosować strobowanie wyjść licznika przedstawione na rys. 3.4b.



Rys. 3.5. Zależności czasowe ograniczające maksymalną częstotliwość zliczania liczników o skróconym cyklu



Rys. 3.6. Licznik modulo 7 pracujący w kodzie 5 4 2 1

a — schemat logiczny, b — przebiegi na wejściu i wyjściach licznika

Maksymalna częstotliwość impulsów zliczanych przez liczniki o skróconym cyklu jest ograniczona wymaganiem aby na wejściu zegarowym nie wystąpił stan niski przed upływem 40 ns od zakończenia impulsu zerującego, co przedstawiono graficznie na rys. 3.5.

Licznik modulo 7 zrealizowany opisana metoda skracania cyklu zliczania widać rys. 3.6. W układzie tym zastosowano wariant licznika pracujący w kodzie 5 4 2 1 (wejście Q_p połaczone z wejściem A). Taka konfiguracja wyróżnia stan licznika 7 wystąpieniem 1 logicznej na tylko dwóch wyjściach Q_{4} i Q_{c} umożliwiając realizację licznika modulo 7 bez konieczności użycia dodatkowych elementów logicznych. Na rysunku 3.7 przedstawiono licznik modulo 7 zrealizowany metodą skracania cyklu licznika pracującego w kodzie BCD 8 4 2 1. Stan licznika odpowiadający liczbie dziesiętnej 7 wyróżnia się wystąpieniem stanu 1 na trzech wyjściach: Q_A , Q_B i Q_C . Aby ten stan zdekodować konieczne jest użycie jednej dwuwejściowej bramki I (AND) i bramkowanych wejść zerowania (rys. 3.7a) lub trzywejściowej bramki I-NIE i inwertera (rys. 3.7b).

Wariant licznika modulo 7, przedstawiony na rys. 3.7a, charakteryzuje się większą nierównomiernością obciążenia poszczególnych wyjść w porównaniu z układem przedstawionym na rys. 3.6. Nierównomierne obciążenie wyjść wpływa na zróżnicowanie czasów propagacji, sygnałów od wejść zerowania do wyjść poszczególnych przerzutników i powoduje zwiększenie możliwości zaniku impulsu zerującego przed wystąpieniem stanu niskiego na wszystkich wyjściach licznika.

Układ scalony UCA6493N lub UCY7493N zawiera licznik modulo 8. Jeżeli jednak zachodzi potrzeba użycia układu UCA6490N lub UCY7490N jako licznika modulo 8, to można zastosować rozwiązanie przedstawione na rys. 3.8. Na wyjściach licznika nie występują niepożądane impulsy, ponieważ do dekodowania stanu odpowiadającego liczbie 8 użyto wyjść Q_D , nie używanych do określenia stanów trzybitowego licznika dwójkowego. Na wyjściach Q_A i Q_D dwójkowego licznika modulo 8 otrzymuje się odpowiednio przebiegi o częstotliwościach obniżonych dwukrotnie i czterokrotnie w stosunku do częstotliwości impulsów wejściowych.

Na rysunku 3.9 przedstawiono schemat licznika modulo 9, uzyskany przez skrócenie cyklu licznika dziesiętnego pracującego w kodzie 5 4 2 1.

W przedstawionych układach skracania cyklu przez samoczynne zerowanie czas trwania impulsu zeru-



jącego jest bardzo krótki. Zmiana stanu wysokiego na niski na jednym tylko wejściu układu dekodująceno powoduje zanik impulsu zerującego. Jeżeli więc poszczególne przerzutniki licznika będą miały różny czas propagacji sygnału od wejścia zerowania do wyjścia, to może się zdarzyć, że tylko część przerzutników zostanie wyzerowana i licznik będzie rozpoczynał cykl od stanu innego niż odpowiadający liczbie dziesietnej 0. Prawdopodobieństwo wystapienia wadliwej pracy tego rodzaju układów jest większe przy granicznych wartościach zakresu temperatury otoczenia oraz w układach liczników o wiekszej długości cyklu.

Rys. 3.7

licznika

Licznik modulo 7

- schemat logiczny

logiczny z użyciem

Aby wyeliminować możliwości wystąpienia wadliwej pracy liczników o skróconym cyklu stosuje się układy wydłużające impuls zerujący do wartości, która gwarantuje wyzerowanie każdego przerzutnika wchodzącego w skład licznika w najbardziej niekorzystnych warunkach.

Aby otrzymać impuls zerujący o odpowiednim czasie trwania, należy stosować dodatkowo przerzutnik monostabilny wyzwalany sygnałami z dekodera lub przerzutnik RS złożony z dwóch bramek I-NIE. Na rysunku 3.10 przedstawiono schemat licznika modu-10 9 z układem wydłużajacym impuls zerujący. Zabroniony stan licznika 1 0 0 1 zostaje zdekodowany przez dwuwejściową bramkę I-NIE i wprowadzony na wejście przerzutnika RS, złożonego z dwóch dwu-

Rys. 3.8. Licznik modulo 8

a - schemat logiczny, b - przebiegi na wejściu i wyjściach licznika

wejściowych bramek I-NIE, powodując rozpoczęcie zerowania licznika. Impuls zerujący trwa do chwili wystąpienia na wejściu zegarowym stanu wysokiego. Czas trwania impulsu zerującego nie zależy od szybkości wyzerowania któregokolwiek przerzutnika, lecz jest wyznaczony czasem trwania przerwy między dodatnimi impulsami na wyjściu zegarowym. W układzie tym ujemne zbocze przebiegu wyjściowego jest opóźnione w stosunku do dodatniego zbocza impulsu zegarowego tylko o czas propagacji dwóch bramek I-NIE, niezależnie od długości cyklu całego licznika.

Liczniki o skróconym cyklu można łączyć szeregowo lub równolegie, tworząc układy liczące o wymaganej





długości cyklu. Na rysunku 3.11 pokazano schemat logiczny licznika modulo 44. Układ ten po zliczeniu 44 impulsów na wejściach Q_c obu liczników osiągnie stan logiczny 1, dla którego na wejściach zerowania wystąpi stan $R_{0(1)} = R_{0(2)} = 1$, powodujący sprowadzenie liczników do stanu wyjściowego.

Na rysunku 3.12 przedstawiono schemat logiczny licznika modulo 88 z układem wydłużającym impuls zerujący. Zabroniony stan układu licznikowego, reprezentujący liczbę 88, wyzwala przerzutnik RS złoRys. 3.9. Licznik modulo 9 pracujący w kodzie 5 4 2 1 schemat ideowy, b - przebiegi na wejściu

wyjściach licznika

Rys. 3.10. Licznik modulo 9 z ukladem wydłużającym impuls zerujący - schemat logiczny. b – przebiegi na wejściu i wyjściach licznika

żony z dwóch dwuwejściowych bramek I-NIE, rozpoczynając impuls zerujący. Najbliższe dodatnie zbocze impulsu zegarowego zmienia ponownie stan przerzutnika RS powodując zanik impulsu zerującego i rozpoczęcie nowego cyklu licznika modulo 88.

Na rysunku 3.13 przedstawiono schemat logiczny licznika modulo 825 złożonego z trzech liczników dziesiętnych i układu wydłużającego impuls zerujący. Długość cyklu oblicza się jako sumę wag wyjść licznika dołączonych do wejść dekodera wyróżniającego stan zabroniony. Ponieważ zastosowano liczniki dziesiętne, więc przy sumowaniu wag należy przyjąć mastępujące mnożniki: dla pierwszego licznika 10°, illa drugiego 10¹ i dla trzeciego 10². Długość cyklu calego układu wynosi S = 10° $(2^{\circ}+2^{2})+10^{1}\cdot 2^{1}+$ + 10² · 2³ = 825.

toną metodę realizacji liczników o długim cyklu zaatosowano w układzie pokazanym na rys. 3.14. 1 iczniki UCY7490N o skróconym cyklu są połączone równolegle. Długość cyklu licznika pierwszego wynosi S1, natomiast licznika drugiego wynosi S2, przy czym S1 i S2 muszą być liczbami pierwszymi względem siebie. Długość cyklu całego układu jest równa iloczynowi długości cyklu obu liczników. W przedstawionym przykładzie cykl pierwszego licznika wynosi 5, a drugiego 9. Po zliczeniu 45 impulsów na wejściach zerowania obu liczników wystąpi jednocześnie stan logiczny 1. Sygnał wyjściowy jest floczynem stanów występujących na wejściach zerowania obu liczników.











Rys. 3.13 Schemat logiczny licznika modulo 825 z układem wydłużającym impuls zerujący



Kys. 3.14. Schemat logiczny licznika modulo 45