



2.1.6.1. Bramki I-LUB-NIE bez możliwości ekspansji

Dwukrotne bramki I-LUB-NIE z dwiema dwuwejściowymi bramkami I na wejściu: UCA6451N; UCY7451N.



Bramki I-LUB-NIE z czterema dwuwejściowymi bramkami I na wejściu: UCA6454N; UCY7454N



Monolityczne układy scalone UCA6451N, UCA6454N, UCY7451N, i UCY7454N zawierają bramki realizujące funkcję negacji sumy iloczynów zmiennych wejściowych. Układ UCA6451N zawiera dwie bramki I-LUB-NIE z dwiema dwuwejściowymi bramkami I na wejściu, natomiast układ UCA6454N lub UCY7454N zawiera jedną bram-

kę I-LUB-NIE z czterema dwuwejściowymi bramkami I na wejściu. Jeżeli w układzie bramki realizujące funkcję negacji sumy zmiennych wejściowych (UCA6402, UCY7402N) zwiększyć liczbę emiterów tranzystorów wejściowych (T1, T2) to uzyskuje się bramkę realizującą funkcję negacji sumy iloczynów zmiennych wejściowych, którą można zapisać w nas-

ępujący sposób: $Y = \overline{AB+CD}$. Tranzystory wieloemiterowe na wejściu bramki realizują funkcję iloczynów, natomiast tranzystory $T3$ i $T4$ realizują funkcję sumy logicznej. Tranzystory $T5$ i $T6$ pracują w przeciwnym stopniu wyjściowym zapewniając małą rezystancję wyjściową w obu stanach logicznych. W ten sposób uzyskano bramkę spełniając złożoną funkcję logiczną, której czas propagacji jest równy czasowi propagacji podstawowej bramki I-NIE.

W układach UCA6454N i UCY7454N aby zwiększyć liczbę wejść zastosowano następane tranzystory

wieloemiterowe $T7$ i $T8$, realizujące funkcję iloczynów oraz dodatkowe tranzystory $T9$ i $T10$, pracujące w obwodzie realizującym funkcję sumy logicznej. W wyniku tych zabiegów uzyskano bramkę I-LUB-NIE z czterema dwuwejściowymi bramkami I na wejściu, spełniającą złożoną funkcję logiczną, którą można zapisać w następujący sposób:

$$Y = \overline{AB+CD+EF+GH}.$$

Układy UCA6451N, UCA6454N, UCY7451N i UCY7454N są produkowane w obudowach plastikowych A49B(CE70).

Wartości dopuszczalne parametrów



Parametry		Wartość		Jednostki
Nazwa	Symbol	min	max	
Napięcie zasilania	U_{CC}		7	V
Napięcie wejściowe	U_I		5,5	V
Ujemny prąd wejściowy	$-I_I$		12	mA
Zakres temperatury przechowywania	t_{stg}	-55	125	°C

Zalecane warunki pracy


Parametry		Wartość			Jednostki	
Nazwa		Symbol	min	nom		max
Napięcie zasilania		U_{CC}	4,75	5,0	5,25	V
Obciążalność	w stanie niskim	N_L		10		s.o.l.
	w stanie wysokim	N_H		20		
Obciążenie wnoszone przez wejście				1		
Zakres temperatury otoczenia	UCA6451N UCA6454N	t_{amb}	-40	85		°C
	UCY7451N UCY7454N		0	70		

Parametry dynamiczne przy $U_{CC} = 5\text{ V}$ i $t_{amb} = 25^\circ\text{C}$



Parametry		Wartość		Jednostki	Warunki pomiaru	Układ pomiarowy
Nazwa	Symbol	typ	max			
Czas propagacji sygnału do stanu niskiego na wyjściu	t_{PHL}	8	15	ns	$R_L = 400\ \Omega$ $C_L = 15\ \text{pF}$	K
Czas propagacji sygnału do stanu wysokiego na wyjściu	t_{PLH}	13	22			





Rys. 2.92
Układy realizujące funkcję I-LUB





Rys. 2.93. Bramki I-LUB-NIE realizujące funkcję I-NIE



Rys. 2.94
Układy realizujące funkcję I-LUB




Rys. 2.95
Układy realizujące funkcję LUB-I




Rys. 2.96
Układy realizujące funkcję WYŁĄCZNIK-LUB (EXCLUSIVE-OR)


Rys. 2.97
Układy realizujące
funkcję
WYŁĄCZNIK-
LUB-NIE
(EXCLUSIVE-
NOR)



Rys. 2.98. Zastosowanie bramki I-LUB-NIE w układzie
dwupozycyjnego komparatora $A = B$



Rys. 2.99. Schemat logiczny czterobitowego
komparatora $A = B$



Bramki realizujące złożoną funkcję logiczną I-LUB-NIE mogą być również stosowane do spełniania wielu innych funkcji podstawowych i złożonych. Przykłady wykorzystania bramek I-LUB-NIE dla realizacji funkcji negacji zmiennej wejściowej przedstawiono na rys. 2.89. Łącząc razem wejścia iloczynowe bramek I-LUB-NIE można wykorzystać tego typu bramki do realizacji funkcji LUB-NIE (rys. 2.90). Jeżeli na wejścia tak utworzonych bramek LUB-NIE wprowadzimy zanegowane zmienne wyjściowe, to otrzymamy realizację funkcji iloczynu logicznego (rys. 2.91), którą dla dwóch zmiennych wejściowych można zapisać: $Y = \overline{A + B} = A \cdot B$. Jeżeli natomiast na wejściu bramki spełniającej funkcję LUB-NIE wprowadzimy negację, to otrzymany układ (rys. 2.92) realizuje funkcję sumy logicznej. Bramki I-LUB-NIE mogą być również wykorzystane do realizacji funkcji I-NIE (rys. 2.93). Jeżeli na wyjścia bramki I-LUB-NIE dołączymy inwerter, to otrzymany układ będzie realizował funkcję I-LUB (rys. 2.94).


W wyniku wprowadzenia inwersji na wejściach bramki I-LUB-NIE (rys. 2.95) powstaje układ realizu-

jący funkcję LUB-I, którą można zapisać w następujący sposób: $Y = \overline{A \cdot B + C \cdot D} = (A + B) \cdot (C + D)$. Układy realizujące funkcje WYŁĄCZNIK-LUB i WYŁĄCZNIK-NIE-LUB pokazano na rys. 2.96 i 2.97.

Układ cyklicznego obiegu informacji w rejestrach dynamicznych MOS


Bramki I-LUB-NIE mogą być także stosowane w układach komparatorów $A = B$. Na rysunku 2.98 pokazano układ dwupozycyjnego komparatora $A = B$, czterobitowy komparator na rys. 2.99.

Stosując technologię MOS można wykonywać między innymi dynamiczne szeregowo rejestry przesuwające. Wiele spośród tego rodzaju rejestrów nie zawiera wewnętrznych układów zapewniających recykulację danych. Dynamiczny charakter pracy tych układów wymaga zapewnienia przesuwania informacji z określoną częstotliwością w celu utrzymania zawartości rejestrów. Dlatego zastosowanie tego typu rejestru wymaga wprowadzenia dodatkowych układów zapewniających cykliczny obieg lub wpisywanie



Zapis/recyrkulacja – poziom „1” logicznej – wpisywanie danych
– poziom „0” logicznego – recyrkulacja

Rys. 2.100
Układ realizujący
funkcję: ZAPIS/
RECYRKULACJA
w rejestrach MOS-LSI



Rys. 2.101. Układ szeregowego wprowadzania danych do rejestru przesuwającego z czterech różnych źródeł

stosować również bramki I-LUB-NIE. Schemat logiczny układu zapewniającego wprowadzenie informacji do rejestru szeregowego z czterech różnych źródeł przedstawiono na rys. 2.101. Licznik modulo 4 i dekodery określają adresy wprowadzanej informacji. W urządzeniach cyfrowych często zachodzi konieczność synchronicznego przemieszczania informacji z wielu źródeł do jednego lub kilku wejść. Do tego celu są produkowane specjalne układy średniej skali integracji (tzw. multipleksery lub selektory danych). Jeżeli jednak z różnych względów zachodzi potrzeba realizacji tego typu zadania z zastosowaniem układów małej skali integracji, to w tym celu można zastosować bramki I-LUB-NIE. Na rysunku 2.102 pokazano układ przemieszczania informacji z szesnastu linii na cztery linie. Układ tego typu można zastosować np. do dynamicznego sterowania cztero-cyfrowego pola odczytowego.

informacji z zewnątrz. Na rysunku 2.100 przedstawiono schemat ideowy układu zapewniającego recyrkulację lub wpisywanie nowych informacji do rejestrów dynamicznych MOS-LSI. Bramki I-LUB-NIE spełniają funkcję wprowadzania informacji do rejestru z dwóch źródeł. Jeżeli na wejściu ZAPIS/RECYRKULACJA jest stan niski (0), to informacja z wyjścia rejestru jest wprowadzona na jego wejście zapewniając cykliczny obieg informacji zawartej w rejestrze. Stan wysoki (1) na wejściu ZAPIS/RECYRKULACJA zapewnia wprowadzenie informacji z zewnątrz do rejestru.

Przerzutnik RS

Bramki I-LUB-NIE mogą być stosowane w układach przerzutników statycznych RS. Dwukrotne wejścia iloczynowe R_1 , R_2 , i S_1 , S_2 umożliwiają sterowanie przerzutnika z różnych obwodów. Pracę układu określa tabela stanów (rys. 2.103b).

Układy zmiany postaci informacji równoległej na szeregową


Jeśli zachodzi potrzeba wprowadzenia informacji do rejestru szeregowego z kilku różnych źródeł, to można

Samokorygujący licznik pierścieniowy

Inny przykład zastosowania bramki I-LUB-NIE widać na rys. 2.104. W układzie samokorygującego licznika pierścieniowego bramka I-LUB-NIE pra-

kuje jako czterowejściowy funkktor LUB-NIE. Dla stanu $Q_A = Q_B = Q_C = Q_D = 0$ na wejściu szeregowym rejestru 64/7495 N występuje stan wysoki (1).


Impulsy zegarowe przesuwają stan wysoki na kolejne wyjście rejestru od Q_A do Q_D . Pracę układu ilustrują przebiegi przedstawione na rys. 2.104b.



Rys. 2.102. Układ przemieszczenia informacji z 16 linii na cztery linie

Rys. 2.103
Statyczny przerzutnik RS



a — schemat ideowy,
b — tabela stanów



b

Wejścia		Wyjścia	
$R = R_1 \cdot R_2$	$S = S_1 \cdot S_2$	Q	\bar{Q}
0	0	Stan poprzednio istniejący	
1	0	0	1
0	1	1	0
1	1	0*	0*

*Stan niedozwolony



Rys. 2.104. Licznik pierścieniowy samokorygujący

a — schemat ideowy, b — przebiegi na wejściu i wyjściu układu